如何减轻高速PCB设计中的玻纤编织效应

29人加入学习

(0人评价)

价格 998巢币 4990巢币 2折

活动 课程打折

学习有效期 365 天（随到随学）

购买课程

课程介绍

感谢您使用电巢APP，PC端建议使用Google Chrome进行观看。

讲师介绍：

杜正阔老师|EDA365 Cadence Allegro论坛特邀版主，原国内知名企业高速设计专家

季伸彪|西门子EDA亚太区市场技术工程师

2019年加入Siemens EDA, 加入Siemens EDA之前曾经在国内大型EMS公司及国内知名通讯公司任职，深刻了解PCB设计与制造过程中的可制造性要求，熟悉PCB叠层的设计与制造的各项参数，2006年开始从事可制造性相关技术岗位。

主题背景：

认识和控制差分skew的来源对信号完整性至关重要，并可以有效降低产品发生终端失效的风险。
串行链路差分skew的容差随着比特率的增加而减少。例如，1Gbps（500MHz）信号能够允许大约250ps的skew容差，这是一个很宽的窗口，也是为什么20多年前大多数工程师不需要担心玻纤编织效应的原因。
随着信号速率的增加，由玻纤编织效应（GWS）引起的随机出现的终端失效问题越来越普遍，玻纤编织效应也引起更多设计人员的关注。在什么情况下，您需要开始考虑玻纤编织效应？如果样机的信号质量符合预期，是否预示着批量生产也可以顺利进行？
不同的PCB微环境可能会导致差分对内的轻微信号延迟，从而导致生产中明显的随机现场故障。这被称为“玻纤编织效应”，对于玻纤编织效应，预防比预测更重要，因为现实中预测它非常困难。
本次网络研讨会上，电巢专家杜正阔老师与西门子EDA季伸彪老师，将和大家一起探讨玻纤编织效应产生的原因，大家什么时候应该开始关注玻纤编织效应，以及为什么。玻纤编织效应是如何随机的造成难以预测的终端失效问题的。
同时，本次网络研讨会还将介绍11种常用的缓解玻纤编织效应的方法，更好地协助设计人员控制好产品质量，以及实现未来更具挑战的高速PCB设计。

直播要点：

适合对象：