171人加入学习
(0人评价)

电子工程师超车计划之DDRx仿真实践

价格 2599巢币
会员免费学 购买课程
课程介绍

讲师介绍:

胡建伟

  • 亚太区Mentor EDA分销部门应用工程师经理
  • Mentor PCB仿真分析产品技术支持
  • EDA行业从业并管理20+年

胡建伟于1999年毕业于东南大学,并获得数字信号处理硕士学位。在高速PCB设计领域拥有丰富的经验和背景,曾任Cadence高级应用工程师,负责支持Cadence PCB设计及仿真工具。

彭水飞

  • 原中兴通讯互连设计专家
  • EDA365 Mentor 论坛特邀版主
  • 10多年通讯设备PCB设计经验

彭水飞在高速、高密度、数模混合电路等多类型PCB设计方面具备丰富的实战经验。在互连设计领域相关质量建设、效率提升及流程优化方面能力突出。

2010年获得Mentor全球计算机PCB设计大赛金奖

2016年获得IPC中国区PCB设计大赛冠军

 

直播介绍:

当今电子产品一个很重要的区分元素是其所用的存储器。服务器、计算机、智能手机、游戏机、GPS 以及几乎所有类似产品使用的都是现代处理器和 FPGA。这些设备需要高速、高带宽、双倍数据速率 (DDR)存储器才能运行。每一代 DDR SDRAM(双倍数据速率同步动态随机存取存储器)都会带来新的优势,例如速度和容量的提升以及功耗的下降。要满足速度提升,功耗降低的要求,就要应对设计余量降低的挑战。

如何应对挑战不重要,重要的是我们要超车,那就跟着我们学DDRx的仿真!

课程特色:

  • 我做:介绍知识背景和我们的练习案例
  • 我们一起做:一两个练习,
  • 你们课后做:研究其他的练习

课程要点:

  • 超车计划:超车涨薪仿真训练营全貌预览
  • 阅历分享:仿真老司机谈自己仿真江湖事
  • 一起上车:带你建立仿真知识图谱,简单快速学仿真基础知识
  • 设计叠层以满足阻抗要求
  • 平衡阻抗与串扰的不同组内间距要求
  • 基于串扰要求,平衡驱动力和组内间距的要求
  • 通过仿真分析获取板级设计规则
  • PCB设计之前预计设计余量
  • 优化驱动力和ODT设置
  • DDR接口的信号完整性和时序电气规则
  • 遵循设计指导布线为何不再完美
  • 为什么JEDEC 规范只能提供验证所需的部分信息
  • Controller/DRAM 配置对布线规则的影响
  • HyperLynx 布线后验证助力设计优化
  • PCB板上PDN噪声来源
  • 信号完整性与PDN协同仿真框架
  • HyperLynx 信号完整性与PDN噪声协同验证方案
  • HyperLynx DDR4 PowerAware 仿真演示
  • IBIS 模型概述
  • IBIS能告诉你什么
  • 被动元件IBIS建模
  • FPGA芯片IBIS建模
  • Spice模型的IBIS引用

内容花絮

适合对象:

  • 在校学生
  • 来串门的同行
  • 想学习的人群
  • 有超车涨薪需求的人群
  • 对仿真感兴趣的电子工程师
  • HyperLynx感兴趣的电子工程师