阻抗受控的高速信号设计

88人加入学习

(0人评价)

阻抗受控的高速信号设计

价格 998巢币 4990巢币 2折

活动 课程打折

学习有效期 365 天（随到随学）

扫一扫扫二维码继续学习二维码时效为半小时
分享
已收藏
收藏

购买课程

课程介绍

感谢您使用电巢APP， PC端建议使用Google Chrome浏览器进行观看！

讲师介绍：

杜正阔老师|EDA365 Cadence Allegro论坛特邀版主，原国内知名企业高速设计专家

20多年高速PCB设计、仿真经验；
曾任港湾网络、一博科技、兴森快捷等高科技企业工程师、高级工程师、设计经理等职务；
设计过的产品涵盖通信、医疗、工控、计算机、雷达、消费类等多个行业。

内容简介

信号的上升时间是导致高速问题的核心关键，当信号的上升时间和传输延时可以比拟时，就认为该信号为高速信号，随着电子技术的快速发展，信号的上升沿越来越快，高速电路产生的传输线效应日趋严重。对于目前主流的高速电路（例如：DDR4/5、Serdes等），PCB设计工程师必须采用基于传输线理论的高速PCB设计技术才能确保电路正常工作。

当信号上升时间控制不了的时候，阻抗设计和控制就成了解决高速信号传输线效应的核心和基础，没有阻抗控制的话，将引发相当大的信号反射和信号失真，导致设计失败。常见的信号，如PCI总线、PCI-E总线、USB、以太网、DDR内存、LVDS信号等，均需要进行阻抗控制。阻抗控制最终需要通过PCB设计实现，对PCB板工艺也提出更高要求，经过与PCB厂的沟通，并结合EDA软件的使用，按照信号完整性要求去控制走线的阻抗，对于过孔、器件焊盘、平面分割等阻抗不连续点，也要酌情进行分析、优化，确保整条链路在PCB上的阻抗受控，并尽可能连续。本期直播课将带您全面、系统的分析高速信号在PCB阻抗上的控制方法和注意事项。